38、27m,sdram时钟线(80m-90m),这些时钟线二三次谐波刚好在vhf波段,从接收端高频窜入后干扰很大。除了缩短线长以外,还有那些好办法?
如果是三次谐波大,二次谐波小,可能因为信号占空比为50%,因为这种情况下,信号没有偶次谐波。这时需要修改一下信号占空比。
此外,对于如果是单向的时钟信号,一般采用源端串联匹配。这样可以抑制二次反射,但不会影响时钟沿速率。源端匹配值,可以采用下图公式得到。
此主题相关图片如下:
39、什么是走线的拓扑架构?
topology,有的也叫routing order.对于多端口连接的网络的布线次序。
40、怎样调整走线的拓扑架构来提高信号的完整性?
这种网络信号方向比较复杂,因为对单向,双向信号,不同电平种类信号,拓朴影响都不一样,很难说哪种拓朴对信号质量有利。而且作前仿真时,采用何种拓朴对工程师要求很高,要求对电路原理,信号类型,甚至布线难度等都要了解。
41、怎样通过安排迭层来减少emi问题?
首先,emi要从系统考虑,单凭pcb无法解决问题。
层叠对emi来讲,我认为主要是提供信号最短回流路径,减小耦合面积,抑制差模干扰。另外地层与电源层紧耦合,适当比电源层外延,对抑制共模干扰有好处。
42、为何要铺铜?
一般铺铜有几个方面原因。
1,emc.对于大面积的地或电源铺铜,会起到屏蔽作用,有些特殊地,如pgnd起到防护作用。
2,pcb工艺要求。一般为了保证电镀效果,或者层压不变形,对于布线较少的pcb板层铺铜。
3,信号完整性要求,给高频数字信号一个完整的回流路径,并减少直流网络的布线。当然还有散热,特殊器件安装要求铺铜等等原因。
43、在一个系统中,包含了dsp和pld,请问布线时要注意哪些问题呢?
看你的信号速率和布线长度的比值。如果信号在传输线上的时延和信号变化沿时间可比的话,就要考虑信号完整性问题。另外对于多个dsp,时钟,数据信号走线拓普也会影响信号质量和时序,需要关注。
44、除protel工具布线外,还有其他好的工具吗?
至于工具,除了protel,还有很多布线工具,如mentor的wg2000,en2000系列和powerpcb,cadence的allegro,zuken的cadstar,cr5000等,各有所长。
45、什么是“信号回流路径”?
信号回流路径,即return current。高速数字信号在传输时,信号的流向是从驱动器沿pcb传输线到负载,再由负载沿着地或电源通过最短路径返回驱动器端。这个在地或电源上的返回信号就称信号回流路径。dr.johson在他的书中解释,高频信号传输,实际上是对传输线与直流层之间包夹的介质电容充电的过程。si分析的就是这个围场的电磁特性,以及他们之间的耦合。
46、如何对接插件进行si分析?
在ibis3.2规范中,有关于接插件模型的描述。一般使用ebd模型。如果是特殊板,如背板,需要spice模型。也可以使用多板仿真软件(hyperlynx或is_multiboard),建立多板系统时,输入接插件的分布参数,一般从接插件手册中得到。当然这种方式会不够精确,但只要在可接受范围内即可。
47、请问端接的方式有哪些?
端接(terminal),也称匹配。一般按照匹配位置分有源端匹配和终端匹配。其中源端匹配一般为电阻串联匹配,终端匹配一般为并联匹配,方式比较多,有电阻上拉,电阻下拉,戴维南匹配,ac匹配,肖特基二极管匹配。